在日常生活和生產(chǎn)中，靜電是一種常見的現(xiàn)象。當(dāng)兩個(gè)不同的物體相互接觸和分離時(shí)，可能產(chǎn)生靜電。在電子設(shè)備中，靜電放電可能會(huì)造成電子元器件的損壞。例如，靜電放電產(chǎn)生的瞬間高電壓可能會(huì)擊穿半導(dǎo)體器件的絕緣層，導(dǎo)致芯片短路或性能下降。這種損壞可能是永久性的，會(huì)使電子設(shè)備出現(xiàn)故障。

測(cè)試目的：

ESD 測(cè)試的主要目的是評(píng)估電子元器件對(duì)靜電放電的敏感度，通過設(shè)備模擬各種靜電放電情況，確定電子元器件能夠承受的靜電放電水平，從而幫助改進(jìn)產(chǎn)品設(shè)計(jì)，采取適當(dāng)?shù)撵o電防護(hù)線路，以提高產(chǎn)品的可靠性和穩(wěn)定性。

人體模型（Human Body Model）測(cè)試

測(cè)試原理：

模擬人體靜電放電對(duì)芯片的影響。人體在行走、接觸物體等活動(dòng)過程中會(huì)積累靜電，當(dāng)人體接觸芯片引腳等部位時(shí)，靜電就會(huì)通過芯片放電。在測(cè)試中，會(huì)使用一個(gè) 100pF 的電容和 1.5kΩ 的電阻串聯(lián)來(lái)模擬人體的靜電放電特性的等效電路。

測(cè)試方法：

通過設(shè)備模擬施加從幾百伏到幾千伏不等的靜電脈沖。例如，對(duì)于一些普通消費(fèi)類芯片，可能會(huì)從 ±500V 開始逐步增加電壓進(jìn)行測(cè)試，并觀察芯片在每次放電后的 IV Curve 曲線是否正常。

芯片測(cè)試常用國(guó)際標(biāo)準(zhǔn)：

1. MIL-883

2. JS-001

3. ANSI/ESD STM5.1

4. JESD22-A114

5. AEC-Q100-002

機(jī)器模型（Machine Model）測(cè)試

  
測(cè)試原理：

模擬自動(dòng)化生產(chǎn)設(shè)備對(duì)芯片產(chǎn)生的靜電放電。在芯片生產(chǎn)、組裝過程中，自動(dòng)化機(jī)器設(shè)備可能會(huì)產(chǎn)生靜電并對(duì)芯片放電。機(jī)器模型中電容一般約為 200pF，電阻接近 0Ω，實(shí)驗(yàn)過程中持續(xù)時(shí)間和瞬間電流與人體模型差異較大。

測(cè)試方法：

將放電設(shè)備的電極與芯片引腳接觸，施加符合機(jī)器模型特性的靜電脈沖，每次放電后確認(rèn) IV Curve 是否正常。

  
芯片測(cè)試常用國(guó)際標(biāo)準(zhǔn)：

1. ANSI/ESD STM5.2

2. JESD22-A115

3. AEC-Q100-003

帶電器件模型（Charged Device Model）測(cè)試

  
測(cè)試原理：

模擬芯片在生產(chǎn)、運(yùn)輸、組裝等過程中自身可能會(huì)帶上靜電，當(dāng)它與接地物體接觸時(shí)發(fā)生放電。這種模型重點(diǎn)關(guān)注已經(jīng)帶電的芯片自身放電對(duì)其內(nèi)部結(jié)構(gòu)的影響。

  
測(cè)試方法：

首先通過特殊的充電裝置使芯片帶上一定的靜電電荷，通常是將芯片放置在一個(gè)充電盤上 ，利用電場(chǎng)使芯片表面或內(nèi)部積累電荷。然后讓芯片的引腳或其他導(dǎo)電部分與接地平面接觸，可透過示波器監(jiān)測(cè)芯片引腳在靜電放電過程中的波形變化，通過觀察波形是否出現(xiàn)異常尖峰或振蕩來(lái)判斷芯片是否受到靜電干擾。

芯片測(cè)試常用國(guó)際標(biāo)準(zhǔn)：

1. ESDA STM 5.3.1

2. JESD22-C101

3. JS-002

4. AEC-Q100-011