業(yè)務挑戰(zhàn)

為什么芯片需要防靜電

靜電是環(huán)境中的自然現(xiàn)象，是電荷在物體中的不平衡分布的一種現(xiàn)象。物體帶電后，電荷會保持在物體上，故稱為靜電。靜電積累之后，當物體電位不同，電荷通過瞬間電流發(fā)生轉移的過程即為放電。

半導體產(chǎn)品具有非常細小的線路，為了避免芯片在生產(chǎn)或使用過程中被靜電放電所損傷，在集成電路內(nèi)皆有制作靜電放電防護電路。隨著半導體產(chǎn)業(yè)先進制程發(fā)展推進，芯片尺寸不斷縮小，ESD耐壓能力是否同步提升，在靜電防護的能力上也備受挑戰(zhàn)，ESD測試是半導體產(chǎn)品先期質量驗證的重要關鍵指針。

CTI華測檢測已通過CNAS/ISO17025/ISO9001資質認可，ANSI/ESD S20.20靜電防護體系認證。可為您提供芯片防靜電能力測試，測試數(shù)據(jù)準確可靠，實驗室信息管理系統(tǒng)，保障每個服務環(huán)節(jié)的高效、保密運轉。

芯片防靜電能力測試

? 芯片放電模擬測試

━  模擬因人體在地上走動磨擦或其他因素，在人體上已累積了靜電，當此人去碰觸到芯片時，人體上的靜電便會經(jīng)由芯片的pin腳進入芯片內(nèi)，再經(jīng)由芯片放電到地去，瞬間產(chǎn)生的電流可能造成芯片的損毀。

━  模擬機器設備本身累積了靜電，當此機器去碰觸到芯片時，該靜電便經(jīng)由芯片的pin腳放電。因機械等效電阻為0奧姆，因此瞬間產(chǎn)生的電流更大，對芯片的破壞力也強。

━  芯片先因磨擦或其他因素而在內(nèi)部累積了靜電，但在靜電累積的過程中并未被損傷。當此帶有靜電的芯片在使用時，其pin腳碰觸到接地面時，芯片內(nèi)部的靜電便會經(jīng)由pin腳自芯片內(nèi)部流出來，而造成了放電的現(xiàn)象。

━  瞬間電流被鎖定或者放大，而造成芯片在電源與對地之間造成短路，而因為大電流損傷芯片。由于目前半導體電路設計密度越來越高，電壓或電流的瞬間變化對于芯片的損傷也越趨嚴重。

適用測試標準 : 協(xié)助客戶通過JEDEC、MIL—STD、AEC-Q等可靠性國際試驗標準。
適用產(chǎn)品范圍: 集成電路芯片、晶體管、MOS管…等。
常規(guī)樣品要求: 以具體標準為準。

? 檢測項目

━  人體靜電測試 (HBM，Human Body Model)
━  機械靜電測試 (MM，Machine Model)
━  充電放電測試 (CDM，Charged Device Model)
━  閂鎖效應(Latch-up) 
━  傳輸線脈沖(TLP，Transmission Line Pulse)

? 解 決方案

━  1.ESD實驗設計
━  2.ESD測試
━  3.數(shù)據(jù)分析與匯整報告
━  4.ESD培訓及咨詢

服務優(yōu)勢

服務流程

常見問題

Q：實驗多久后可以取得報告? 

A：正常周期5~7個工作日，如需加急，請與業(yè)務聯(lián)系。

Q：是否可以提供實驗設計方案?

A：專業(yè)的工程團隊會依循產(chǎn)品封裝尺寸、產(chǎn)品屬性，協(xié)助規(guī)劃實驗方案。

Q：是否有公用測試板提供測試?

A：常見的QFN、QFP、SOP、DIP、BGA、COB256、COB400等封裝，實驗室已建置完整的公用測試板提供客戶測試使用。